HBMがAI向けに枯渇するなか、AMDがLPDDR5Xで実装基板60%削減の第3の道を選択：Versal Premium Gen 2 MoPは供給網ヘッジとしてのオンパッケージメモリ

何があったのか

AMDは物理AI、ネットワーキング、航空宇宙・防衛向けのアダプティブSoC(FPGA+Arm CPU+DSP+高速インターコネクトを統合したVersalファミリー)の新製品として、Memory on Package(MoP)アーキテクチャを発表した。LPDDR5Xメモリを最大32GB、単一パッケージ内に統合し、最大288GB/sの帯域幅を実現する。従来のディスクリート構成(メモリチップを基板上に個別配置)と比較して実装基板面積を最大60%削減する。この数値はAMDが2026年4月に実施した内部測定に基づき、Versal Premium Gen 2 MoP 2VP3622デバイスと同等のモノリシックVersal Premium Gen 2アダプティブSoCを比較したものである。

ターゲット用途は、テスト・計測機器、プロ向けビデオ編集、そしてVPX(VMEbusの後継となる防衛・航空宇宙向け標準規格)システムによる安全な通信・アクセラレーションである。特にEDSFF(エンタープライズ・データセンター標準フォームファクター)や3U VPXシステムなど、外部メモリ構成では困難または非実用的だった小型フォームファクターへの採用を可能にする。

接続性では、PCIe 6.0(64Gb/s)とCXL 3.1をハードIPとして統合し、AMD EPYC CPUと組み合わせることでデータ集約型アプリケーションを加速する。LPDDR5Xは最大9,000Mb/sで動作し、CXLメモリプーリング・拡張モジュールへの接続によりメモリリソースを柔軟に拡張できる。

セキュリティ機能として、PCIe 6.0で導入されたPCIe IDE(Integrity and Data Encryption)によるリンク層でのデータ保護、内蔵コントローラーによるDDRメモリ暗号化(プログラマブルロジックのリソースを消費しない)、専用の400G高速暗号化エンジンを搭載する。

開発環境面では、既存のAMD Vivado・Vitisツールワークフロー、対応IP、リファレンスデザインがそのまま利用でき、標準版のVersal Premium Series Gen 2デバイス(既に出荷中)を用いて今すぐ開発に着手できる。MoP専用のVivadoビルドは、既存のベータ版に続いて提供される見込みである。

なぜこのタイミングでLPDDR5Xを選んだのか

AMDのオンパッケージメモリ戦略は今回が初めてではない。2018年のVirtex UltraScale+ HBM FPGA(16GB HBM、460GB/s)、2022年の初代Versal HBMアダプティブSoC(32GB HBM2e、840GB/s)はいずれもHBMベースで、データセンター用途に特化していた。しかしHBMベースの製品は、産業・防衛顧客が必要とする広い動作温度範囲や数十年規模のライフサイクル要件を満たせなかった。

2026年時点でHBM生産能力はほぼ全てAIアクセラレータ需要に吸収され、DRAM価格は全般的に高騰している。HBM 1GBの製造には標準DDR5の3〜4倍のウェハー容量が必要という構造的制約のなか、AMDはアダプティブSoCのメモリ戦略をLPDDR5Xへ実質的に転換した。LPDDR5Xはより入手しやすく、低消費電力で、長期供給に対応した標準規格である。

構造面でも変化がある。HBMベースのVersal製品はシリコンインターポーザまたはCoWoS(Chip-on-Wafer-on-Substrate)パッケージングでロジックダイとメモリスタックを接続していたが、MoP版では演算ダイが上部に配置され、4つのLPDDR5Xメモリチップが同一パッケージ基板上に、インターポーザや別途アダプタボードを介さず直接実装される。SoC-メモリ間の相互接続を基板経由で直接ルーティングすることで、コストと複雑性の高い製造工程を排除している。

HBM・LPDDR5X・従来のディスクリート構成の比較

何ができたのか

この技術が広がると何が起きるか

一つめの影響は、HBM需要圧迫下における産業・防衛向け半導体のメモリ戦略の分岐である。データセンターAI向けHBMの供給がひっ迫するなか、AMDは組込み・産業・防衛市場向けにHBMに依存しない高帯域メモリ統合という第3の選択肢を提示した。これは同種の課題を抱える他の半導体メーカー(Intel、Xilinx以外のFPGAベンダー、組込みSoCメーカー)にとっても参照可能な設計思想となる可能性がある。

二つめの影響は、防衛・航空宇宙分野での長期調達安定性の向上である。VPXシステムや通信インフラ機器は10年以上の運用が前提となる場合が多く、データセンター主導で数年ごとに更新されるHBMのロードマップとは根本的に相性が悪い。LPDDR5Xベースの15年以上の供給保証は、防衛調達における強制的な再設計リスクを低減し、長期プログラムの計画安定性を高める。

三つめの影響は、小型フォームファクター機器の高性能化である。EDSFFや3U VPXのような制約の厳しいフォームファクターで、従来はディスクリートメモリ構成のために実現困難だった高帯域幅システムが設計可能になる。基板面積60%削減は、同一筐体によりネットワークインターフェースカードや拡張スロットなど他コンポーネントのための空間を生む。

四つめの影響は、開発期間短縮によるTime-to-Marketの改善である。パッケージ内で事前検証済みのLPDDR5Xインターフェースにより、基板上での高速メモリルーティング設計が不要となる。これにより基板レベルのシミュレーション・検証作業が削減され、開発サイクルの短縮とリスピン(再設計)コストの削減につながる。

関連企業・市場動向

投資視点では、AMD(AMD)にとってMoPはVersalファミリーの差別化戦略であり、データセンターAI向けGPU/EPYC事業とは異なる、産業・防衛・組込み市場での長期安定収益源となる可能性がある。メモリサプライヤー(000660.KS、005930.KS、MU)にとっては、HBM需要にすべてを賭けるのではなく、LPDDR5Xの産業・防衛向け需要が新たな安定顧客層として意味を持つ可能性がある。防衛エレクトロニクス企業(LMT、NOC、LHX、CW)は、長期ライフサイクル対応部品の供給安定性向上により調達リスクが低減する可能性がある。本内容は投資推奨ではない。

課題と今後の展望

残課題は複数ある。1つめは帯域幅の絶対水準で、288GB/sはHBMベースの旧Versal HBM(840GB/s)の3分の1程度にとどまる。超高帯域を要求するデータセンターAI用途には引き続きHBMベースの製品が必要であり、MoPはあくまでHBMが不要、または入手できない用途向けの選択肢である。2つめは量産スケジュールの実現性で、サンプル出荷は2026年末、量産出荷は2027年後半という約1年のリードタイムがあり、防衛・航空宇宙顧客の長期調達計画との整合性が問われる。3つめは開発ツールチェーンの完成度で、MoP専用のVivadoビルドは既存ベータ版に続いて提供される予定であり、現時点では完全に確立されていない。4つめは競合動向で、他の組込み・産業向け半導体メーカーが同様のLPDDR5Xオンパッケージ戦略を採用する場合、差別化期間は限定的となる可能性がある。

投資家として見るべき節目は、2026年末のサンプル出荷開始とパートナー企業の初期評価結果、2027年後半の量産出荷開始、防衛・航空宇宙分野での大型受注の有無、MoP専用Vivadoツールチェーンの正式リリース時期、LPDDR5X供給価格の推移(DRAM市場全体のひっ迫状況との連動)、あたりが挙げられる。