平面から垂直への転換点、Samsungが42nmゲートピッチで世界初の3段ナノシート3D Stacked FETを実証しVLSI 2026 Best Paper受賞、CFET競争でIntelを5歩リードした
2026年6月14日から18日にハワイで開催されたVLSI Symposium 2026で、Samsung Electronicsの半導体研究センターLogic TDチームがゲートピッチ42nmの3D Stacked FET(3DSFET)を世界初実証した論文First Demonstration of 3D Stacked FETs at Gate Pitch of 42nm Featuring Triple-Stacked Nanosheet Channels for Advanced Logic Applicationsを発表した。1000本超の投稿の中でレビュースコア8.29/10という最高評価の1つを獲得し、Best Paperに選出、2026 VLSI Technical Highlightsとしても認定された。同じ会議でIntelがCFETインバータをゲートピッチ45nmで実証した中、Samsungは42nmと3nm下回る値を達成した。CMOS対を垂直に積層するCFET(Complementary FET)ファミリーで、平面横スケーリングの物理限界を超える構造的ブレークスルーとして、産業界と学術界双方から注目を集めた。